首頁公司新聞

為什么CPU內核不直接焊在主板上?為什么需要芯片封裝技術?封裝PCB板是幾層板?

更新時間:2019-12-31 10:57:04

  現在計算機系統的CPU和芯片組內核Die都是先封裝到一個印制板上(PCB,printed circuit board),再通過LGA等等插槽(Socket)連上主板或直接焊接在主板上。這個過程叫做封裝(Package),相關技術叫做封裝技術。封裝技術可以相對簡單,如放置BIOS的SPI NOR閃存:  


 內部沒有PCB的SPI Flash   

也可以復雜一些,如14nm制程生產的南橋: 

 

散熱器蓋頭下的PCH,由一個die、PCB和一些電容等元器件組成  

或者一般臺式機的CPU:  

 均熱片IHS下的CPU

 

也可以超級復雜,如結合了EMIB和Foveros的最新CPU封裝技術:

   

 

  關于這種封裝技術可以參考我的這篇文章:摩爾定律的新希望:Co-EMIB和ODI不知道大家有沒有想過,為什么CPU或者南橋Die不直接焊接在主板上?這層叫做Package Substrate的PCB板和主板有什么本質不同,它帶來了哪些獨特價值?現在主板都是多層板,那么這種高級PCB板是幾層板呢?今天我就帶大家一起來看看這么做的原因,以及Package的電路板組成方式,并結合公開的Intel和臺積電的資料,來看看它們的封裝PCB的層次(Layer)?

為什么需要封裝方式來連接芯片Die?

如果我們回首這幾十年來芯片的密度的發展,它跟隨摩爾定律,芯片晶體管密度已經提高了上萬倍;但另外一邊主板的布線密度卻只提高了4倍,這個落差對兩者的相容提出了巨大的挑戰。具體來說就是芯片Silicon的接口Bump Pitch是~100um級別,而主板的Ball/Pin Pitch大于1000um,兩者并不相容。那怎么辦呢?

一個顯而易見的方法是提高主板的布線密度,這有什么技術困難嗎?出乎很多人意料的是,答案是沒有。真正的阻礙原因不是技術而是成本。提高布線密度,和提高現有主板Ball Pitch會急劇提高主板單位面積設計和制造成本,這樣做出來的主板,成本就不是近百元人民幣,而是數千元,這種結果大家都不想看到。那么有沒有辦法只提高和芯片連接部分的設計和工藝,而讓主板其余部分保持現有狀態呢?遺憾的是,現有工藝并不支持。

如果我們將思路近一步向前延伸,能不能做個轉換層,將高密度(density)通過它轉換成低密度呢?Bingo,這就是封裝層了。它可以看作是個翻譯層,有了它,兩種Density才能在成本最低的前提下,有效的連接起來。這是封裝的主要原因,除此之外,還有其他好處:

1.它讓芯片廠商的產品自包含性(self contain)提高了很多,為產業分工,生態Ecosystem的發展做出了極大貢獻。這樣主板才可以專注做自己擅長的主板和BIOS,只要符合芯片廠商的引腳規范,就可以兼容同代i3/i5/i7;在AMD這邊,甚至可以跨代兼容。有些讀者有個誤解。仿佛Intel某代產品只有一個產線,i3/i5/i7都是Fuse出來的結果。實際上復雜得多,每代CPU產線眾多,不同大小的Die至少有七八種,有些i5是i7 Fuse出來的,有些事原生小Die,具體要開蓋才能知道(效能并沒有不同)。再加上有沒有外配eDRAM和核顯等,組合形式十分眾多。而只要同代,它們都有一個共性,那就是引腳Pin兼容,這讓主板可以兼容。是誰做了無名英雄,隱藏了這些不同呢?沒錯,就是Package。AMD那邊更是為了做到跨代兼容,在Package設計上花費了巨大的力氣,在收獲了DIYer的眾多贊賞的同時,也私下品嘗了很多苦果,個中細節我們今后我們再講。

2.讓CPU晶體管密度可以在2.5D甚至3D上增長成為可能。這點本專欄已經有很多文章介紹了,此處不再贅述,有興趣的同學請移步:

如何像搭積木一樣構建CPU?

Intel和AMD都是怎么做的?

摩爾定律的新希望:Co-EMIB和ODI

多核 CPU 和多個 CPU 有何區別?

封裝板PCB技術介紹

看到這里相信同學們已經可以理解CPU Die下面那個綠色的電路板和普通主板PCB板沒有本質不同,就是密度更大,成本更高而已。那么這層神秘的轉化層是怎么組成的呢?它是幾層板呢?先不要著急,我們先從它的Stackup技術看起。最簡單的Stackup是Type 1,只有1層板: 

 

Type 1 

稍微復雜一點的是Type 2,它是2層板:  

 Type 2:兩層板

分成兩層:Surface和Bottom,兩層之間通過PTH(Plated Trough Hole)來傳遞信號。

 

更復雜的是多層板,也是就Type 3:   

   

Type 3:這個是4層板

在頂層和底層直接,還有一層或者多層,這些層次叫做Core Layer。它們也通過PTH連接。

現在CPU和PCH是更復雜的Type 4: 

 

 

CPU所用的Type 4

它和Type 3最主要的區別是在上層和底層為了兼容小Bump Pitch,而引入micro VIAS(uVia)。我們把上層和底層叫做Buildup層。它的命名規則叫做:上層buildup + Core層 + 下層buildup例圖中上面和下面都有2個buildup層,有4個核心層,所以叫做2-4-2。

好了,我們來看兩個例子。一個是Intel曾經的救世功臣,酷睿的先行者Yonah:   

  

  來源:IBBC 

它就是2-4-2結構:

1.2個Face Buildup(BU)。包括1個surface層。名字里面帶f,表示和Face BU有關。通過uVias和Die相連。

2.4個Core層。名字里面都帶c。和Face相關叫fc, 和下層bottom相關,叫做bc。

3.2個Bottom BU。其中最下面連接Pin的是base層。注意這個是rPGA,已經淘汰。一個臺積電的封裝例子:   

 

  臺積電給MTK代工的CPU  

 

 

可以看出這款MTK為手機做的ARM CPU,采用6-2-6。為什么Core層這么少呢?這是PTH比較粗和厚,為了減小芯片厚度,要減少Core層次。Intel最近產的CPU甚至開始使用Coreless結構,為了給筆記本電腦超輕薄可謂費心費力。 

結論 

封裝技術在成本最低的前提下,讓低密度的主板和高密度的芯片可以相容,并提供了很高的靈活性。盡管有不少研究發現無封裝(Packageless)有更好的特性[1],但現在封裝帶來的其他好處是無法替代的,仍在不遠的將來是市場的主流?,F在的Coreless封裝CPU采用6-0-1等結構,并結合EMIB等技術,為Chiplet的發展奠定了堅實的基礎。下次你拿起CPU,看到那個綠色的電路板,請叫他一聲:雷鋒!

 

返回上一頁
体彩浙江6 1